Просмотр кода страницы Цифровой сигнальный процессор

'''Цифровой сигнальный процессор''' (''DSP'' — {{lang-en|digital signal processor}}, ''ЦПОС'' — цифровой процессор обработки сигналов) — специализированный [[микропроцессор]], предназначенный для [[цифровая обработка сигналов|обработки оцифрованных сигналов]] (обычно, в [[реальное время|режиме реального времени]])<ref>Цифровые процессоры обработки сигналов: справочник. Под. ред. А. Г. Остапенко, М., Радио и связь, 1994.</ref>.

[[Файл:Nintendo DSP-1 chip.jpg|thumb|300px|ЦСП обработки видео из картриджа приставки [[Nintendo]]]]
[[Файл:Blackfin BF537 63.jpg|thumb|300px|Современный ЦСП с [[BGA]]-выводами, установленный на поверхность печатной платы]]

== Особенности архитектуры ==
Архитектура сигнальных процессоров, по сравнению с [[Микропроцессор|микропроцессорами общего применения]], имеет некоторые особенности, связанные со стремлением максимально ускорить выполнение типовых задач цифровой обработки сигналов, таких, как [[Цифровой фильтр|цифровая фильтрация]], [[Дискретное преобразование Фурье|преобразование Фурье]], [[Автокорреляционная функция|поиск сигналов]]. Математически эти задачи сводятся к поэлементному перемножению многокомпонентных векторов действительных чисел, последующему суммированию произведений (например, в цифровой фильтрации выходной сигнал фильтра с конечной импульсной характеристикой равен сумме произведений коэффициентов фильтра на вектор выборок сигнала, аналогичные вычисления производятся при поиске максимумов корреляционных и автокорелляционных функций выборок сигналов). Поэтому сигнальные процессоры оптимизированы по быстродействию для выполнения именно таких операций. И сигнальные процессоры ориентированы, в первую очередь, на многократное выполнение умножения с расчётом «на лету» адресов перемножаемых элементов массивов:
* операция «умножение с накоплением» ({{lang-en|multiply-accumulate}}, {{lang-en2|MAC}}) — <math>Y = Y + A \cdot B</math>, где <math>Y</math>, <math>A</math>, <math>B</math> — элементы массивов вещественных чисел с автоматическим расчётом адресов элементов массивов и обычно реализована аппаратно и исполняется за один машинный цикл;
* аппаратная реализация многократного повторения заданного набора команд, то есть [[Цикл (программирование)|циклы]] с заранее назначенной длиной без использования счётчиков цикла и команд проверки обнуления счётчика цикла — признака выхода из цикла.
* возможность одновременной в одном машинном такте выборки команды и двух операндов для максимально быстрого выполнения команды MAC; для этого сигнальный процессор имеет несколько портов обращения к памяти (независимых областей памяти, каждая со своим комплектом шин адреса и данных);
* поддержка векторно-конвейерной обработки с помощью генераторов адресных последовательностей.

Ограниченность аппаратных ресурсов первых сигнальных процессоров накладывала существенный отпечаток на их архитектуру:
* [[гарвардская архитектура]] (разделение памяти команд и данных), как правило, [[Гарвардская архитектура#Модифицированая гарвардская архитектура|модифицированная]]; с разделением памяти на сегменты с независимым доступом;
* детерминированная работа с известными временами выполнения команд, что позволяет выполнять планирование работы в [[реальное время|реальном времени]];
* сравнительно небольшая длина [[конвейер (процессор)|конвейера]], так что незапланированные [[условный переход|условные переходы]] могут занимать меньшее время, чем в универсальных процессорах;
* экзотический набор [[Регистр (цифровая техника)|регистров]] и инструкций, часто сложных для [[компилятор]]ов. Некоторые архитектуры тогда использовали [[VLIW]].

В современной микроэлектронике [[Центральный процессор|процессоры общего назначения]] зачастую содержат аппаратную поддержку типовых операций сигнальных процессоров. Особо ёмкие по времени задачи обработки сигналов решаются на основе [[FPGA|программируемой логики]], где можно достичь предельной оптимизации выполнения конкретной операции. Специализированные сигнальные процессоры всё чаще делают [[Векторный процессор|векторными]]. В то же время классические цифровые сигнальные процессоры снабжают развитыми наборами команд процессоров общего назначения и сглаживают особенности программной модели, позиционируя их как изделия широкого применения с ускоренными функциями обработки сигналов. Все эти тенденции приводят к размыванию классического понятия сигнального процессора.

== Области применения ==
Сигнальные процессоры применяются в для решения следующего рода задач:
* уплотнение каналов передачи данных (для коммуникационном оборудовании);
* кодирование аудио- и видеопотоков ([[аудиопроцессор]]ы, [[видеопроцессор]]ы);
* речевые и музыкальные [[синтезатор]]ы (в том числе [[микросхемы генераторов звуковой частоты]]);
* [[распознавание речи]] и изображений;
* [[Анализатор спектра|анализаторы спектра]];
* системы [[Гидролокатор|гидро-]] и [[Радиолокация|радиолокации]];
* управление [[Технологический процесс|технологическими процессами]].

== История ==

=== Предшествующие разработки ===
До 1980 года несколько компаний выпустили устройства, которые можно считать предшественниками ЦСП. Так, в 1978 году [[Intel]] выпустила «процессор аналоговых сигналов» 2120. В его состав входили [[АЦП]], [[ЦАП]] и процессор обработки цифровых данных, однако аппаратная функция умножения отсутствовала. В 1979 [[AMI]] выпускает S2811 — периферийное устройство, управляемое основным процессором компьютера. Оба изделия не достигли успеха на рынке.

=== Первое поколение (начало 1980-х) ===
Основную историю цифровых сигнальных процессоров принято отсчитывать от 1979—1980 годов, когда [[Bell Labs]] представила первый однокристальный сигнальный процессор Mac 4, а также на «IEEE International Solid-State Circuits Conference '80» были показаны {{iw|µMPD7720|||NEC μPD7720}} компании [[NEC]] и {{iw|DSP1|||AT&T DSP1}} компании [[AT&T]], которые, однако, не получили широкого распространения. Стандартом де-факто стал выпущенный чуть позже кристалл {{iw|TMS32010}} фирмы [[Texas Instruments]], по многим параметрам и удачным техническим решениям превосходящий изделия конкурентов. Вот некоторые его характеристики:
* [[Арифметико-логическое устройство|АЛУ]]:
** размер слова: 16 бит;
** разрядность вычислителя: 32 бит;
** [[IPS (быстродействие)|быстродействие]]: 5 млн операций сложения или умножения в секунду;
* длительность командного цикла: 160—280 нс;
* память:
** [[ОЗУ]]: 144—256 слов;
** [[Постоянное запоминающее устройство|ПЗУ]] программ: 1,5—4 К слов;
** [[ППЗУ]]: до 4К слов (отдельные модели);
* внешняя шина:
** разрядность: 16 бит;
** адресуемое пространство: 4К слов
** пропускная способность: 50 Мбит/с
* устройства ввода-вывода: 8 портов по 16 разрядов;

=== Второе поколение (середина 1980-х) ===
Благодаря прогрессу в полупроводниковых технологиях в этот период были выпущены изделия, имеющие расширенные функции по сравнению с первым поколением. К характерным отличиям можно отнести:
* увеличение объёма ОЗУ до {{nobr|0,5 К}} слов;
* добавлена возможность подключения внешней памяти программ и внешней памяти данных объёмом до 128 К слов;
* быстродействие повышено в 2—4 раза;
* улучшенные подсистемы прерываний и ввода-вывода.

Много позднее также были выпущены устройства, формально относящиеся ко второму поколению, но имеющие следующие усовершенствования:
* увеличена разрядность данных;
* пониженное напряжение питания и, как следствие, энергопотребление;
* введены режимы экономии энергии;
* аппаратная поддержка мультипроцессорности (система совместного доступа к внешней памяти);
* аппаратная поддержка кольцевых буферов;
* аппаратная поддержка операций циклов;
* расширены способы адресации;
* две внутренние шины данных, что позволяет значительно ускорить парную обработку данных (координаты X/Y, действительная и мнимая часть и т. д.), либо виртуально удвоить разрядность обрабатываемых данных;
* введена кэш-память.

=== Третье поколение (конец 1980-х) ===
Третье поколение принято связывать с началом выпуска изделий, реализующих арифметику с плавающей запятой. Характерные особенности первых выпущенных образцов:
* производительность: порядка 20—40 млн [[MIPS (быстродействие)|MIPS]];
* два блока ОЗУ по 1 К 32-разрядных слов с возможностью одновременного доступа;
* кэш-память объёмом 64 слова;
* разрядность регистров: 32 бит;
* разрядность АЛУ: 40 бит;
* регистры для операций с повышенной точностью;
* встроенные контроллеры ПДП;
* разрядность шин: 32 бит для команд и 24 бит для адреса.

=== Четвёртое поколение ===
Четвёртое поколение характеризуется значительным расширением наборов команд, созданием [[VLIW]] и [[суперскалярность|суперскалярных]] процессоров. Заметно возросли тактовые частоты. Так, например, время выполнения команды MAC ({{nobr|<nowiki>Y := X + A × B</nowiki>}}) удалось сократить до 3 нс.

=== Современные ЦСП ===
Лучшие современные{{уточнить}}<!--это 2000-е или 2020-е?--> цифровые сигнальные процессоры можно характеризовать следующими параметрами:
* тактовая частота — 1 ГГц и выше;
* многоядерность;
* наличие двухуровневого кеша;
* встроенные многоканальные контроллеры прямого доступа к памяти;
* быстродействие порядка нескольких тысяч [[MIPS (быстродействие)|MIPS]] и [[FLOPS|MFLOPS]];
* выполнение до 8 параллельных инструкций за такт;
* совместимость со стандартными шинами ([[PCI]] и другими).

== Основные параметры ==
По типу арифметики сигнальные процессоры делятся на процессоры, обрабатывающие данные с фиксированной точкой и обрабатывающие данные с плавающей точкой. Устройства с плавающей точкой удобнее в применении, но они заметно сложнее по устройству и более дороги.

Другой ключевой параметр сигнального процессора — разрядность данных. Большинство процессоров с фиксированной точкой обрабатывают данные с разрядностью 16 бит, процессоры с плавающей точкой — 32 бита. Многие модели могут обрабатывать данные с двойной точностью.

Быстродействие как интегральную характеристику определить достаточно сложно, поэтому скорость работы характеризуют несколькими параметрами, а также временем решения некоторых реальных задач. Для характеризации быстродействия используют такие параметры, как [[тактовая частота]] и время командного цикла. Для современных{{уточнить}} цифровых сигнальных процессоров тактовая внутренняя частота может отличаться от внешней, поэтому могут указываться два значения. Время командного цикла указывает на время выполнения одного этапа команды, то есть время одного цикла конвейера команд. Так как команды могут исполняться за разное количество циклов, а также с учётом возможности одновременного исполнения нескольких команд, этот параметр может характеризовать быстродействие достаточно приближённо. Альтернативный параметр, характеризующий быстродействие — количество выполняемых команд за единицу времени; различное время исполнения команд, а также исполнение нескольких команд одновременно не позволяют использовать этот параметр для надёжной характеристики быстродействия. Широко используемый в процессорах общего назначения параметры быстродействия [[MIPS (быстродействие)|MIPS]] — количество выполняемых операций за единицу времени — учитывает одновременную обработку нескольких команд и наличие параллельных вычислительных модулей, поэтому достаточно хорошо может указывать на быстродействие и сигнальных процессоров, но некоторой проблемой остаётся то, что понятие «операции» чётко не формализовано. Эта же сложность относится и к параметру [[FLOPS]] (количество выполняемых операций с плавающей точкой за единицу времени).

Более показательным для цифровых сигнальных процессоров является такой параметр, как количество выполняемых операций умножения с накоплением за единицу времени, поскольку данная команда, с одной стороны, является базовой для многих вычислений, а с другой — достаточно проста. Поэтому время её исполнения можно использовать в том числе и для оценки общей производительности процессора.

Объём внутренней оперативной памяти показывает, сколько данных сигнальный процессор может обработать без обращения к внешней памяти, что может характеризовать общее быстродействие системы, а также возможность работать «в реальном времени». Тип ПЗУ определяет возможности по программированию устройства. Модели с обычным ПЗУ подходят для крупносерийного производства, ППЗУ (однократно программируемое) удобно для небольших тиражей, а применение Flash-памяти позволяет менять программу устройства многократно во время эксплуатации. На данный момент не очень мощные процессоры чаще всего снабжены достаточно большой флеш-памятью и заметным объёмом оперативной памяти и поэтому могут являться самодостаточными без добавления внешней памяти и на этапе разработки, и на этапе производства, что повышает конкурентоспособность таких процессоров в ряде сегментов рынка. Мощные сигнальные процессоры, как правило, полагаются на внешнюю память, подключённую по достаточно быстрым шинам, а размещение там флеш-памяти может быть технически проблематичным, например, из-за заметного выделения тепла.

Объём адресуемой внешней памяти характеризуется шириной внешней шины адреса.

Также процессоры могут различаться по способу начальной загрузки.

Количество и параметры портов ввода-вывода показывают возможности по взаимодействию с внешними по отношению к нему устройствами.

Процессоры могут включать различные внутренние дополнительные устройства, в их число могут входить разнообразные по назначению устройства, например, «общего применения» — таймеры, контроллеры ПДП, а также проблемно-ориентированные — АЦП, кодеки, компрессоры данных и другие.

Особенно важная для встраиваемых и переносных систем характеристика — напряжение питания и потребляемая мощность. Обычно предпочтительнее низковольтные устройства (1,8 — 3,3 В), которые имеют быстродействие аналогично пятивольтовым процессорам, но заметно экономнее в плане потребления энергии. Многие устройства имеют режимы экономии при простое, либо позволяют программно отключать часть своих устройств.

Процессоры могут различаться составом и функциональностью средств разработки и поддержки — для каких языков программирования есть компиляторы под данную систему, наличием и возможностями средств отладки готовых программ, доступностью документации и технической поддержки, наличием библиотек стандартных подпрограмм и математических функций, совместимостью со смежными устройствами (АЦП, ЦАП, контроллерами питания и так далее).

Часто используются также интегральные характеристики цифровых сигнальных процессоров, например, показатель «мощность/ток/быстродействие», например, ma/MIPS (миллиампер на 1 млн инструкций в секунду), что позволяет оценить реальную потребляемую мощность в зависимости от сложности задачи, решаемой процессором в указанный момент.

Выбор сигнального процессора целиком определяется назначением разрабатываемой системы. Например, для массовых мобильных устройств важна дешевизна процессора, низкое энергопотребление, в то время как стоимость разработки системы отходит на второй план. С другой стороны, для измерительного оборудования, систем обработки звуковой и видеоинформации важны эффективность процессора, наличие развитых инструментальных средств, [[многопроцессорность]] и так далее.

=== Оценка и сравнение производительности ===
Как отмечено ранее, отдельные характеристики типа тактовой частоты, MIPS, MOPS, MFLOPS позволяют оценить быстродействие ЦСП достаточно неоднозначно. Поэтому для решения задачи измерения и сравнения характеристик разных ЦСП используют специальные наборы тестов, имитирующих некоторые распространённые задачи цифровой обработки сигналов. Каждый тест состоит из нескольких небольших программ, которые пишутся на ассемблере и оптимизируются под заданную архитектуру. Эти тесты могут включать реализацию:
* Фильтры [[Фильтр с конечной импульсной характеристикой|КИХ]] и [[Фильтр с бесконечной импульсной характеристикой|БИХ]];
* Перемножение [[Вектор (геометрия)|векторов]];
* [[Алгоритм свёрточного декодирования Витерби|Декодеры Витерби]];
* [[Быстрое преобразование Фурье|БПФ]]

Наиболее авторитетным пакетом тестов на сегодняшний день является тест BTDImark2000 ([http://www.bdti.com/Resources/BenchmarkResults BDTI DSP Kernel Benchmarks™ (BDTImark2000™) Certified Results]), который, кроме указанных алгоритмов, включает также оценку используемой алгоритмом памяти, время разработки системы и другие параметры.

== Устройство ==

=== Гарвардская архитектура ===
{{main|Гарвардская архитектура}}
{{Дополнить раздел|дата=2010-08-24}}
[[Файл:DSP Memory Architecture rus.svg|thumb|300px|ЦСП строятся на основе гарвардской архитектуры]]
Цифровые сигнальные процессоры строятся на основе гарвардской архитектуры, отличительной особенностью которой является то, что программы и данные хранятся в различных устройствах памяти — памяти программ и памяти данных. В отличие от [[архитектура фон Неймана|архитектуры фон Неймана]], где процессору для выборки команды и двух операндов требуется минимум три цикла шины, ЦСП может производить одновременные обращения как к памяти команд, так и к памяти данных, и указанная выше команда может быть получена за два цикла шины. В реальности, благодаря продуманности системы команд и другим мерам, это время может быть сокращено до одного цикла. В реальных устройствах память команд может хранить не только программы, но и данные. В этом случае говорят, что ЦСП построен по модифицированной гарвардской архитектуре.

Память команд и память данных обычно располагаются на кристалле ЦСП. В связи с тем, что эта память имеет относительно небольшой объём, возникает необходимость в использовании внешних (относительно кристалла процессора) запоминающих устройств. Для таких устройств раздельные шины команд и данных не используются, так как это потребовало бы значительно увеличить количество внешних выводов кристалла, что дорого и непрактично. Поэтому взаимодействие ЦСП с внешними запоминающими устройствами происходит по одному комплекту шин без разделения на команды и данные. Обращение к внешней памяти всегда занимает значительно больше времени, чем к внутренней, поэтому в приложениях, критичных ко времени исполнения, такие обращения стараются минимизировать.

=== [[Структурная схема]] ===
{{пустой раздел|дата=2010-08-24}}

=== Конвейерное исполнение команд ===
'''Конвейер''' представляет собой вычислительный поток, который на каждой стадии выполняет определённую '''микрооперацию''', поэтому на конвейере в каждый момент времени находится несколько команд на разной стадии выполнения. Это позволяет повысить быстродействие.

Наличие нескольких конвейеров реализует '''суперскалярную архитектуру.'''

При параллельной обработке команд на разных конвейерах максимальный эффект достигается на однотипных командах, не зависящих друг от друга. Если в программе присутствуют команды разного типа, то на конвейере вводятся '''такты ожидания.'''

Для оптимизации загрузки конвейеров необходимо следующее:
* Компиляция машинного кода под конкретный процессор.
* Оптимизация загрузки конвейера в блоки предварительного декодирования команд.
В итоге команды выполняются не в том порядке, в каком их записывал программист.

=== Аппаратная реализация основных функций ===

==== Умножители ====
Аппаратный умножитель применяется для сокращения времени выполнения одной из основных операций ЦОС — операции умножения. В процессорах общего назначения эта операция реализуется за несколько тактов сдвига и сложения и занимает много времени, а в DSP благодаря специализированному умножителю — за один командный цикл.

Функционально умножители делятся на два вида:
* Простой умножитель. Выполняет операцию умножения данных шириной в слово. Результат имеет ширину двойного слова и сохраняется либо в регистре двойной ширины, либо в двух обычных регистрах (или в двух ячейках памяти).
* Умножитель-сумматор (MAC — Multiplier/Accumulator). Выполняет операцию умножения с накоплением, которая широко используется во многих алгоритмах цифровой обработки сигналов. Подробнее об использовании данной команды см. в разделе [[#Классификация ЦСП по архитектуре]].

==== Сдвигатели ====
''Сдвигателем'' называется как устройство, выполняющее операцию сдвига данных, так и регистр, в котором хранится результат сдвига<ref name="solonina">{{книга
 |автор         = Солонина А. И., Улахович Д. А., Яковлев Л. А.
 |заглавие      = Алгоритмы и процессоры цифровой обработки сигналов
 |ответственный =
 |ссылка        =
 |место         = СПб
 |издательство  = БХВ-Петербург
 |год           = 2001
 |том           =
 |страниц       = 464
 |страницы      =
 |isbn          = 5-94157-065-1
}}</ref>.

С точки зрения выполняемых функций, сдвигатели делятся на:
* ''Предсдвигатели'', выполняющие сдвиг до начала операции или в ходе её исполнения;
* ''Постсдвигатели'', выполняющие сдвиг после исполнения операции.

В обоих случаях структура регистра, хранящего результат сдвига, совпадает со структурой [[Аккумулятор (регистр процессора)|аккумулятора]].

;Функции предсдвигателей
* Предварительное масштабирование. Используется в сложных арифметических командах, например, <math>A \leftarrow A \cdot 2 - B</math>, а также командах загрузки со сдвигом вида <math>A \leftarrow B \ll n</math>;
* Сдвиг перед выполнением сложных логических операций, например, <math>A \leftarrow (A \ll n) \land B</math>;
* Арифметические, логические и циклические сдвиги в ходе исполнения соответствующих команд.

;Функции постсдвигателей
* Масштабирование результатов при сохранении в память. При этом содержимое аккумулятора (результат основной операции) остаётся неизменным;
* Удаление битов расширения знака;
* Нормализация;
* Выделение одинакового порядка.

==== Устройства генерации адреса ====

==== Аппаратная организация циклов ====

=== АЛУ ===
АЛУ — блок процессора, который под управлением ''декодера команд'' выполняет арифметические и логические преобразования над данными, называемыми в этом случае операндами. Разрядность операндов обычно называют размером машинного слова.

=== Регистры ===
;Аккумулятор
Аккумулятор — регистр, предназначенный для сохранения результатов операций. В архитектуре многих ЦСП предусмотрено два аккумулятора, что позволяет повысить скорость выполнения операций, требующих хранения промежуточных результатов. Технически аккумулятор может состоять из нескольких регистров<ref name="solonina" />:
* EXT — регистр расширения;
* MSP — регистр старшего слова;
* LSP — регистр младшего слова.

Наличие регистра EXT позволяет повысить точность вычисления промежуточных результатов, а также увеличить диапазон хранения значений, не приводящих к переполнению. При сохранении значения аккумулятора в ячейку памяти или в обычный регистр, его значение округляется с учётом стандартной ширины этой ячейки или регистра. С другой стороны, при необходимости, содержимое регистра EXT может быть сохранено отдельно.

=== Способы адресации ===
Процессор поддерживает режимы прямой адресации, косвенной адресации с пред- и постинкрементом и специфические для задач цифровой обработки сигналов режимы циклической адресации и адресации с реверсированием бит адреса.
<!--

=== Организация памяти ===

=== Представление данных ===

=== Операции над данными ===

=== Прерывания ===

=== Ввод-вывод ===
-->

== Классификация ЦСП по архитектуре ==
Приведённая ниже классификация<ref name="solonina" /> достаточно условна, так как разнообразие технических решений зачастую не позволяет однозначно отнести каждое конкретное устройство к одному из указанных типов. Поэтому нижесказанное следует скорее использовать как материал для понимания особенностей архитектуры ЦСП, чем для реальной классификации каких-либо изделий.

Особенности архитектуры ЦСП удобно рассматривать на примере конкретного алгоритма цифровой обработки данных, например, [[Фильтр с конечной импульсной характеристикой|КИХ-фильтра]], выходной сигнал которого можно записать как:

<math>y \left( n \right) = \sum_{i=0}^{P} b_i x \left( n-i \right)</math>, где
* <math>x \left( n-i \right)</math> — отсчёты входного сигнала;
* <math>b_i</math> — коэффициенты фильтра.

Вычисление результата является классическим примером использования операции «умножение с накоплением» — MAC {{nobr|<nowiki>(Y := X + A × B)</nowiki>}}.

=== Стандартные ЦСП ===
[[Файл:DSP MAC TI rus.svg|center|thumb|500px|Два варианта исполнения команды MAC на ЦСП Texas Instruments]]
На рисунке показано два варианта выполнения команды MAC на стандартном ЦСП. В первом варианте оба операнда хранятся в памяти данных, поэтому на их выборку требуется два такта, то есть время выполнения ''n'' сложений равно ''2n''. Во втором случае один из операндов хранится в памяти программ, поэтому команда исполняется за один такт, и общее время выполнения цикла будет равно ''n'' тактов (в реальности для исполнения за один такт MAC должна исполняться внутри специальной команды цикла для исключения повторной выборки самого кода команды, что требует дополнительного такта). Эффективная реализация алгоритма требует использования памяти программ для хранения данных.

Одним из вариантов, позволяющим отказаться от использования памяти программ для хранения данных, является применение т. н. «двухпортовой памяти», то есть памяти, имеющей два комплекта входных шин — двух шин адреса и данных. Такая архитектура позволяет произвести одновременное обращение по двум адресам (при этом они должны находиться в разных адресуемых блоках). Данное решение применяется в ЦСП компаний Motorola (DSP56000) и Lucent (DSP1600).

При указанной архитектуре повысить производительность можно только увеличением тактовой частоты.

=== Улучшенные стандартные ЦСП ===
«Улучшенные стандартные ЦСП» для повышения производительности системы, по сравнению со стандартными ЦСП, используют следующие методы повышения параллелизма:
* Увеличение количества операционных и вычислительных устройств;
* Введение специализированных сопроцессоров;
* Расширение шин для увеличения количества передаваемых данных;
* Использование памяти с многократным доступом (несколько обращений за такт);
* Усложнение системы команд;
Многие из этих способов применялись уже начиная с самых первых процессоров, поэтому зачастую их невозможно однозначно классифицировать как «стандартные» или «улучшенные».

[[Файл:DSP MAC improved.svg|center|thumb|400px|Исполнение двух операций MAC на ЦСП Texas Instruments TMS320C55x]]

На рисунке показан пример реализации вычисления двух параллельных команд MAC. Для этого в ЦСП присутствуют два модуля MAC и два аккумулятора. Блоки MAC получают данные по трём шинам одновременно, причём одно из значений является для них общим. Таким образом, происходит одновременное исполнение двух команд:
* АК1 := АК1 + D1 × D2
* АК2 := АК2 + D1 × D3

Особенность показанного решения состоит в том, что к выполнению двух параллельных команд с одним общим сомножителем можно свести многие алгоритмы ЦОС, например:
* КИХ-фильтр с симметричными коэффициентами. В качестве одинаковых сомножителей используются коэффициенты фильтра, а на раздельные шины подаются два разных набора отсчётов сигнала, то есть параллельно рассчитываются две половины фильтра, которые затем суммируются.
* Двухканальная обработка. На общую шину подаются отсчёты сигнала, а на раздельные — наборы коэффициентов.

В некоторых процессорах (Lucent DSP16xxx, ADI ADSP-2116x) используются два одинаковых ядра, каждый со своей памятью, то есть одна команда исполняется одновременно в двух ядрах с различными данными. Это позволяет обойти ограничение на использование полностью независимых данных.

Характерным недостатком таких процессоров является необходимость в высокой квалификации разработчика, так как эффективное использование указанных особенностей требует программирования на языке ассемблера, хорошего знания архитектуры и системы команд, то есть эти устройства считаются «недружественными» к языкам высокого уровня.

== ЦСП с архитектурой VLIW ==
{{main|VLIW}}
Основное отличие [[VLIW]]-процессоров состоит в том, что коды команд ещё на этапе компиляции собираются в большие «суперкоманды» и выполняются параллельно. Обычно такие процессоры используют RISC-архитектуру с фиксированной длиной команды, где каждая из них выполняется в отдельном операционном модуле. К характерным особенностям таких процессоров можно отнести:
* Большой набор операционных модулей, работающих независимо друг от друга. В состав таких модулей могут входить:
** Арифметические:
*** модули арифметических операций и операций сравнения;
*** модули логических операций;
*** модули умножения чисел с плавающей и фиксированной точкой;
*** модули генерации констант.
** Модули генерации адреса, в том числе для линейных и циклических буферов;
* Необходимость оптимизации компилятора под каждую модель процессора, так как между моделями может меняться состав и функции вычислительных блоков, что влечёт за собой изменение перечня команд, которые могут выполняться одновременно;
* Необходимость в наличии сверхшироких шин данных (порядка 128 бит), чтобы код операции, состоящий из отдельных команд (до 8-ми), мог быть получен из памяти за одно обращение.
* Высокие требования к объёму памяти программ, что также связано с большой длиной операции.

Обычно, если процессор имеет несколько одинаковых модулей, то при создании программы на ассемблере имеется возможность указания только типа необходимого операционного модуля, а конкретное устройство будет назначено компилятором. С одной стороны, это упрощает программирование таких устройств, а с другой стороны, позволяет достаточно эффективно использовать их ресурсы.

== Суперскалярные ЦСП ==
{{main|Суперскалярность}}
Суперскалярные процессоры также характеризуются большим набором параллельных операционных модулей и возможностью одновременного исполнения нескольких команд. Однако, по сравнению с VLIW, они имеют две характерные особенности:
* Команды процессора не группируются в блоки, каждая из них поступает в процессор независимо;
* Команды для параллельного исполнения группируются внутри процессора на основе состава и текущей загруженности операционных блоков, а также зависимости между данными.

С помощью описанного подхода можно обойти следующие недостатки VLIW:
* Неэффективное использование памяти из-за большой длины групповой операции;
* Зависимость скомпилированного кода от состава операционных модулей конкретного процессора.

Платой за решение этих проблем становится значительное усложнение схемы процессора, в котором появляется модуль планирования выполнения команд.

Суперскалярные процессоры планируют исполнение команд не только на основе информации о загруженности операционных блоков, но и на основе анализа зависимостей между данными. К примеру, команда сохранения результата арифметической операции не может быть выполнена раньше самой операции вычисления, даже если модуль обращения к памяти в данный момент свободен. Эта особенность приводит в том числе к тому, что один и тот же набор команд может по-разному исполняться в различных местах программы, что делает невозможным точную оценку производительности. Особенно это важно для систем, работающих в реальном времени, ведь оценка по наихудшему результату приведёт к тому, что ресурсы процессора будут использованы не полностью. Таким образом, в этих системах задача точной оценки производительности суперскалярных ЦСП остаётся открытой.

== Гибридные ЦСП ==
[[Файл:DSP Hybrid architecture rus.svg|thumb|300px|Блок-схема гибридного ЦСП]]
Под гибридными ЦСП обычно понимают специализированные устройства, сочетающие в себе функцию [[микроконтроллер]]а и цифрового сигнального процессора. Обычно такие изделия предназначены для выполнения одной функции — например, управления электрическими двигателями, или другими объектами в реальном времени. Другой широкой областью их применения в последнее время становится мобильная телефония, где ранее использовались два процессора — один обычный для управления функциями аппарата (дисплеем, клавиатурой), а другой для обработки голосовых сигналов (кодирование и т. д.).

== Классификация ЦСП по назначению ==
В целом, по назначению ЦСП можно разделить на две группы:
* ЦСП общего назначения;
* Проблемно-ориентированные ЦСП.

«Проблемная ориентация» обычно относится не к дополнительным командам, а к набору встроенных специализированных периферийных устройств. Например, ЦСП, предназначенные для управления [[электродвигатель|электродвигателями]], могут содержать на кристалле генераторы сигналов [[Широтно-импульсная модуляция|ШИМ]], контроллеры локальной промышленной сети и т. д. Процессоры, используемые для обработки голосовых сигналов, часто содержат модули манипуляции разрядами (BMU) и сопроцессоры исправления ошибок. В цифровых фото- и видеокамерах применяются ЦСП с модулями кодирования/декодирования MPEG1, MPEG4, JPG, MP3, AAC и др.

== Программирование ЦСП ==
Для программирования ЦСП обычно используют один из двух языков — [[язык ассемблера|ассемблер]] и [[C (язык программирования)|C]].
Основные особенности ассемблеров ЦСП совпадают с аналогичными языками обычных [[микропроцессор]]ов и, в целом, могут быть описаны как:
* Язык ассемблера является машинно-ориентированным, то есть каждое семейство процессоров имеет язык, отличающийся от языка других семейств;
* Одна команда на ассемблере обычно эквивалентна одной команде машинного языка;
* При программировании на ассемблере программисту доступны все ресурсы процессора и системы, что позволяет использовать их максимально эффективно;
* От программиста требуется хорошее знание архитектуры каждого конкретного процессора, с которым он работает, то есть требуемая квалификация персонала должна быть достаточно высокой;
* Создание и отладка программ на ассемблере — длительный трудоёмкий процесс, также требующий высокой квалификации.

С другой стороны, при использовании языков среднего и высокого уровня, в частности, C, можно заметно упростить и ускорить создание программ, но при этом ресурсы системы будут использоваться менее эффективно, по сравнению с программой, целиком написанной на ассемблере.

В реальности обычно используется подход, совмещающий достоинства как языков высокого уровня, так и эффективности программ на ассемблере. Выражается это в том, что стандартные библиотеки обычно создаются на ассемблере, как и критичные ко времени исполнения и объёму памяти части кода. В то же время вспомогательные модули могут создаваться на языке высокого уровня, ускоряя и упрощая разработку программной системы в целом.

=== Особенности ассемблеров ЦСП ===
К интересным особенностям ассемблеров ЦСП можно отнести следующее:
* Наличие двух форм записи многих команд — ''мнемонической'' и ''алгебраической''. Мнемоническая форма аналогична записи команд для обычных микропроцессоров, например, <tt>{{nobr|ADD dst, src}}</tt>. Другая, алгебраическая, в ассемблерах стандартных микропроцессоров используется реже, в то время как на языке ЦСП упомянутая команда может быть записана в виде <tt>{{nobr|<nowiki>dst = dst + src</nowiki>}}</tt>. Обычно ассемблеры ЦСП понимают обе формы записи, но, например, ассемблеры [[Analog Devices]] и [[Lucent Technologies]] используют только алгебраическую запись.
* Средства организации стандартных структур, например, специальных аппаратных команд повторения одной команды или блока кода. При этом, в отличие от команд повторения обычных процессоров, ЦСП может пропускать цикл выборки кода повторяемой команды, что уменьшает время выполнения каждого повторения как минимум на 1 цикл шины, что при двухцикловой команде даёт двойной выигрыш по времени.

=== Совместимость внутри семейств ЦСП ===
Обычно ЦСП выпускаются семействами, и изделия внутри семейств имеют аналогичные языки ассемблера, или даже совместимы на уровне машинных кодов. Также внутри семейства обычно используются одинаковые наборы библиотек подпрограмм. Как и в обычных микропроцессорах, зачастую старшие модели ЦСП могут исполнять машинный код младших моделей, либо их ассемблер включает все команды младших моделей как подмножество собственного набора команд.

=== Отладка программ ===
Обычно отладка программ, написанных для ЦСП, производится с помощью специальных средств, включающих программные имитаторы и [[эмулятор]]ы. В их состав также часто входят средства профилирования (измерения скорости выполнения блоков кода).

== Примечания ==
{{примечания}}

== Литература ==
* {{книга
 |автор         = Солонина А. И., Улахович Д. А., Яковлев Л. А.
 |заглавие      = Алгоритмы и процессоры цифровой обработки сигналов
 |ответственный =
 |ссылка        =
 |место         = СПб
 |издательство  = БХВ-Петербург
 |год           = 2001
 |том           =
 |страниц       = 464
 |страницы      =
 |isbn          = 5-94157-065-1
}}
* Применение цифровой обработки сигналов \ Под ред. Э. Опенгейма — МИР, 1980.
* Цифровые сигнальные процессоры. Мир ПК, 5’93
* Цифровые сигнальные процессоры фирмы Zilog и их применение. CHIPNEWS, № 2 (11) 1997 г.
* Марков. С. Цифровые сигнальные процессоры. Книга 1. М.: Микроарт, 1996 г.

{{Технологии CPU}}

[[Категория:Цифровая обработка сигналов]]
[[Категория:Микропроцессоры]]