Результаты поиска
Перейти к навигации
Перейти к поиску
- ...иональных 128- и 256-битных [[SIMD]]-инструкций для архитектур [[x86]] и [[x86-64]], предназначенный для выполнения операции [[умножение-сложение|умножени Существует два варианта расширений, добавляющих инструкции FMA: ...11 КБ (750 слов) - 20:58, 5 августа 2024
- ...необходимы для реализации [[Многозадачность|многозадачности]]. Специальные инструкции можно найти в [[Система команд|системах команд]] следующих процессоров: [[S ...проксимацию {{nobr|[[Пи (число)|числа <math>\pi</math>]]}} для архитектуры x86. ...12 КБ (463 слова) - 11:29, 23 февраля 2025
- '''Advanced Vector Extensions''' (AVX) — расширение системы команд [[x86]] для [[микропроцессор]]ов [[Intel]] и [[AMD]], предложенное Intel в марте AVX предоставляет различные улучшения, новые инструкции и новую схему кодирования машинных кодов. ...20 КБ (1072 слова) - 20:10, 14 июля 2024
- Инструкции FMA, реализованные в процессорах [[Intel]] [[Haswell]]: [[Категория:Расширения архитектуры x86]] ...6 КБ (296 слов) - 02:12, 23 сентября 2023
- ! Размер [[Код операции|инструкции]] |2003||[[x86-64]]||64||8b, ¼''w'', ½''w'', ''w''||½''w'', ''w'', 1¼''w'', 17''d''||8 b ...12 КБ (434 слова) - 20:39, 26 февраля 2025
- ...ction set)|MMX]], [[Streaming SIMD Extensions|SSE]], [[SSE2]], [[SSE3]], [[x86-64]], [[3DNow!]] ...первыми 64-битными процессорами AMD, полностью совместимыми со стандартом x86. ...48 КБ (1317 слов) - 09:43, 17 января 2025
- ...аждой кэш-линии может различаться в разных процессорах, но для большинства x86-процессоров он составляет 64 байта. Размер кэш-линии обычно больше размера ...ре, текущего потока исполнения) и вынужден простаивать в ожидании загрузки инструкции из памяти. ...80 КБ (1450 слов) - 16:09, 16 июля 2024
- ...зовать [[Обратная разработка|реверс-инжиниринг]], используя низкоуровневые инструкции<ref>{{Статья|автор=|заглавие=RevAnC: A Framework for Reverse Engineering [[Категория:X86]] ...20 КБ (535 слов) - 14:02, 17 декабря 2024
- ...достигает всего 16 циклов в байт ([[:en:Cycles per byte|CPB]]), используя инструкции [[SSE4|SSE 4.1]]. На процессорах с архитектурой Westmere (32нм), типа Intel ...итма. Часть инструкций доступна на многих широко-известных архитектурах ([[x86]], [[PowerPC]], [[ARM (архитектура)|ARM]]). ...21 КБ (1011 слов) - 22:42, 8 мая 2022
- ...ый блок]] либо [[интегральная схема]], исполняющая [[Машинный код|машинные инструкции]] (код программ), главная часть [[аппаратное обеспечение|аппаратного обеспе ...004_datasheet.pdf |date=20091122164904 }} (в документе говорится, что цикл инструкции длится 10,8 микросекунды, а в рекламных материалах Intel — 108 кГц)</ref> и ...83 КБ (1477 слов) - 10:32, 5 марта 2025
- ...инструкции доступны на многих широко-известных архитектурах: [[SSE]] на [[x86]], [[AltiVec]] на [[PowerPC]], [[MMX|IwMMXt]] на [[ARM (архитектура)|ARM]]. ...28 КБ (2170 слов) - 07:23, 16 марта 2022
- ...Т 28147-89, его использование и реализация для компьютеров платформы Intel x86] {{Wayback|url=http://www.enlight.ru/crypto/articles/vinokurov/gost_i.htm | ==== Узел замены № 1 из инструкции № 114 ==== ...59 КБ (2003 слова) - 20:13, 17 февраля 2025
- ...ри вычислении новой хеш-функции используются только сложения по модулю 2 и инструкции пересылки данных. Старая хеш-функции содержит много инструкций перемешивани На [[ЭВМ]] архитектуры [[x86]] используется [[Порядок байтов#Порядок от младшего к старшему|порядок байт ...37 КБ (1521 слово) - 08:43, 21 сентября 2024
- ...аппаратными архитектурами, то порядок байт и формат чисел соответствует [[x86]]. Инструкции RLE позволяют прерывать прорисовку горизонтали, всего изображения, а также ...122 КБ (4884 слова) - 22:46, 8 февраля 2025