Файл:MIPS Architecture (Pipelined).svg
Перейти к навигации
Перейти к поиску
Размер этого PNG-превью для исходного SVG-файла: 800 × 500 пкс. Другие разрешения: 320 × 200 пкс | 640 × 400 пкс | 1024 × 640 пкс | 1280 × 800 пкс | 2560 × 1600 пкс.
Исходный файл (SVG-файл, номинально 800 × 500 пкс, размер файла: 56 КБ)
История файла
Нажмите на дату/время, чтобы увидеть версию файла от того времени.
| Дата/время | Миниатюра | Размеры | Участник | Примечание | |
|---|---|---|---|---|---|
| текущий | 18:08, 22 января 2009 | 800 × 500 (56 КБ) | wikimediacommons>Inductiveload | {{Information |Description={{en|1=The stage-by-stage architecture of a MIPS microprocessor with a pipeline. Although the memory is shown twice for clarity of the pipeline, MIPS architectures have only one memory bank (i.e. von Neumann architecture).}} |So |
Использование файла
Следующая страница использует этот файл: